Samsung accelerates the design of customized HBM4E, expected to be completed by mid-2026, with SK Hynix and Micron following suit

隨着高帶寬內存（HBM）技術競賽進入白熱化階段，存儲芯片巨頭正加速向定製化 HBM4E 領域佈局。三星電子已顯著加大研發投入，預計將在 2026 年年中完成其定製 HBM4E 的設計工作，標誌着下一代存儲技術正從標準化產品向滿足特定客户需求的高性能定製方案轉型。

據 The Elec 報道，三星電子的定製 HBM4E 設計計劃於 2026 年 5 月至 6 月間完成。這一時間表顯示，儘管 HBM4 仍以標準化產品為主，但行業重心正迅速向聚焦定製化的 HBM4E 及未來的 HBM5 轉移。與此同時，競爭對手 SK 海力士和美光也在推進類似的時間表，主要內存製造商在下一代技術研發進度上並未拉開顯著差距。

為應對日益增長的定製化需求，三星已採取激進策略，不僅分別為標準化和定製化設計設立了專門的 HBM 團隊，近期還增聘了 250 名工程師專門服務於定製項目，目標客户涵蓋谷歌、Meta 和英偉達等科技巨頭。行業普遍預期，HBM4E 將於 2027 年正式投放市場，而 HBM5 預計將在 2029 年面世。

這一戰略轉向不僅反映了高性能計算市場對差異化硬件需求的激增，也將重塑存儲廠商與代工廠的合作模式。隨着基礎裸片集成的邏輯功能日益複雜，先進製程技術的引入成為關鍵，主要廠商正通過不同的技術路徑和合作夥伴關係，試圖在未來的 AI 算力競賽中佔據有利位置。

三星全力押注定製化 HBM

三星電子正在加速推進其 HBM4E 的研發進程。據 The Elec 報道，該公司已進入基礎裸片的後端設計階段。HBM 的整體設計週期通常約為 10 個月，而後端設計階段約佔整個時間表的 60% 至 70%。這一階段主要涉及物理設計，即在前端寄存器傳輸級（RTL）邏輯開發完成後，進行電路的佈局與連接。一旦該階段完成，最終的設計數據將被送往代工廠進行流片生產。

基礎裸片在 HBM 架構中扮演着核心角色，負責控制堆疊 DRAM 的數據讀寫操作及錯誤校正，直接決定了整體性能與穩定性。因此，客户越來越多地要求在基礎裸片中集成額外的邏輯功能，從而推動了定製化 HBM 的需求。

在製程工藝方面，三星正尋求更大的技術跨越。據 ZDNet 報道，三星今年商用的 HBM4 邏輯裸片採用了 4nm 工藝，而針對定製化 HBM，該公司計劃進一步採用 2nm 節點，以實現更高的性能突破。

SK 海力士與美光倚重台積電生態

在三星推進自研的同時，SK 海力士和美光則通過深化與台積電的合作來應對定製化挑戰。The Elec 援引行業內部人士消息稱，SK 海力士和美光預計將在與三星相近的時間節點完成各自的定製 HBM4E 開發，三家主要廠商目前的研發進度基本持平。

據 ZDNet 報道，SK 海力士正與 TSMC 緊密合作開發下一代 HBM 基礎裸片及其他先進產品，並與 SanDisk 合作推動高帶寬閃存（HBF）的國際標準化。在工藝選擇上，韓國金融時報指出，SK 海力士將針對主流服務器基礎裸片採用 TSMC 的 12nm 工藝，而針對英偉達旗艦 GPU 和谷歌 TPU 等高端設計，則將升級至 3nm 工藝。

美光方面，據 Tom’s Hardware 此前報道，該公司已委託 TSMC 製造其 HBM4E 的基礎邏輯裸片，目標是在 2027 年實現生產。然而，媒體指出，美光為控制成本仍堅持使用現有的 DRAM 工藝，這被視為在定製 HBM 競賽中的結構性劣勢。儘管美光已開始探索 TSMC 的工藝用於 HBM4E，但行業觀察人士普遍認為，其在這一領域的步伐可能落後於三星和 SK 海力士。