曝英偉達 4 芯片 Rubin Ultra“發佈僅三個月後就遭取消” 引熱議，SemiAnalysis 稱 “英偉達份額正被侵蝕”
SemiAnalysis 稱，英偉達 4 芯片 Rubin Ultra 已被取消，新版 “Rubin Ultra” 規模縮減約一半、實際性能也相應減半。同時，英偉達市場份額正受 Trainium、TPU 等侵蝕，CUDA 護城河鬆動。但多名網友質疑該消息為舊聞，指責 SemiAnalysis 立場偏頗，刻意 “做空” 英偉達。
英偉達下一代旗艦 AI 芯片 Rubin Ultra 的原始設計，據稱因封裝製造難題被迫大幅縮水。
6 月 30 日，芯片行業研究機構 SemiAnalysis 在 X 平台發帖，稱英偉達原版 4 芯片 Rubin Ultra 在 GTC 2026 發佈約三個月後即遭取消，新版 “Rubin Ultra” 尺寸規模縮減至原來的一半，實際性能也隨之減半。
SemiAnalysis 將此事置於更大背景下：英偉達市場份額正受到亞馬遜 Trainium、谷歌 TPU 及 AMD 芯片的侵蝕。該機構直言，“製造執行層面的問題只會讓更多市場份額流失。”
此帖迅速引發爭議——支持者認為這是英偉達執行力下滑的信號，質疑者則指該消息早在三個月前已是公開信息，並認為 SemiAnalysis 立場偏頗。
原版設計有多激進？
要理解這次 “縮水”，先看原版設計的野心。
據 TechPowerUp 此前 3 月 31 日報道，標準版 Rubin GPU 採用 2 顆計算芯片 +8 個 HBM4 內存模塊的封裝方案，而原版 Rubin Ultra 計劃將其翻倍——4 顆計算芯片 +16 個 HBM4E 內存模塊，全部集成在單一封裝內，預計 2027 年推出。
這相當於把兩塊完整的 Rubin 芯片"拼"進一個封裝，對封裝技術的要求極高。
台積電為此採用 CoWoS-L 封裝工藝。但據 Global Semi Research，在 4 芯片（2+2 排列）的配置下，封裝基板出現翹曲問題——基板向多個方向彎曲，導致計算芯片無法與基板完全接觸。接觸不良意味着信號傳輸失效，芯片根本無法正常工作。
台積電的備選方案尚未就緒
面對 CoWoS-L 的翹曲難題，台積電正在探索一種名為 CoPoS（Chip-on-Panel-on-Substrate，面板上芯片基板封裝）的新方案。
CoPoS 的核心思路是用大尺寸方形/矩形面板替代約 300 毫米的硅中介層。早期規格約為 310×310 毫米，後續版本可擴展至 515×510 毫米乃至 750×620 毫米。更大的面板意味着可以容納更多芯片和 HBM 內存，同時減少邊緣浪費。
但問題在於時間。據 TechPowerUp 報道，台積電原計劃最早 2026 年建立 CoPoS 試驗線，量產目標在 2028 年底至 2029 年上半年。這與 Rubin Ultra 原定的 2027 年發佈時間表存在明顯錯位。CoPoS 能否趕上 2027 年的節點，目前仍不確定。
SemiAnalysis：CUDA 護城河正在被侵蝕
SemiAnalysis 在帖子中進一步指出，競爭對手的崛起速度超出預期。
"Claude Code 這一最成功的 AI 智能體，其推理工作有相當大一部分運行在 Trainium 上，而 Claude 的訓練則在 TPU 上完成，"SemiAnalysis 寫道，"就在一年前，TPU 和 Trainium 能增長得如此之快，同時 CUDA 護城河被緩慢侵蝕，這還是難以想象的事。"
這一表述直指英偉達的核心競爭壁壘。CUDA 生態系統長期被視為英偉達最難被複制的優勢，但 SemiAnalysis 認為這一優勢正在鬆動。
SemiAnalysis 還提示，此次變動對 HBM 內存市場及英偉達未來機架產品均有系統性影響，並指向其最新加速器模型報告以獲取更多細節。
質疑聲：舊聞還是新料？
這條帖子在 X 上引發了明顯的兩極反應。
質疑方認為，這不過是翻炒舊聞。多位網友表示，“這是三個月前的舊聞。”“Jukan 三月份就分享了這個信息，4 芯片版本被取消是眾所周知的事。”
有網友直接批評：“SemiAnalysis 又發了一篇反英偉達的文章，這次是關於 4 芯片取消的誤導性報道（芯片數量其實沒變）。更有意思的是——SA 的全部公信力建立在供應商中立的立場上，而不是充當 AMD 和 ASIC 的代言人。”
還有網友稱，“SemiAnalysis 顯然已做空英偉達，很可能是在模仿 Leopold 的對沖倉位。”
支持方則認為此事值得關注。“英偉達正在自身的傲慢中崩塌。”
英偉達方面未就上述報道發表評論。網友稱，“英偉達一如既往地對這些不停歇的 FUD 傳言保持沉默。”
